光电实验室情报站fiberfocus

摘要：介绍了一种基于FPGA的LED大屏设计方案，采用自顶向下的设计思想，设计了基于FPGA的双口RAM和扫描控制电路，解决了传统LED大屏设计中，控制系统复杂﹑可靠性差的问题。

关键词：单片机，FPGA， LED大屏幕,双口RAM
            　　
目前采用的LED大屏幕显示系统的控制电路，大多由单个或多个CPU及复杂的外围电路组成，这种电路设计，单片机编程比较复杂，整个电路的调试比较麻烦，可靠性和实时性很难得到保证。针对这种情况，介绍一种基于cyclone EP1C6的LED大屏幕设计方案,该设计方案无须外挂FLASH  ROM和RAM，无须任何外部功能电路，所有功能均由一片cyclone EP1C6和一片单片机SPCE061A来实现，具有数据处理速度快、可靠性高的特点。其中FPGA内部双口RAM的运用，为不同总线间的数据通信提供了一个新的解决方案。　

1  系统结构及功能概述
            　　
设计对象是一块具有192×128个红色LED点阵的电子屏。整块电子屏是模块化的结构，每4个16×16的点阵块为一个单元，共3×8个这样的单元。屏上要求连续显示5屏内容，且每屏具有上下左右移动等动画效果，实际应用中主控制室距离电子屏约为200米。结合设计对象的要求和大屏幕设计的特点，系统结构框图如图1所示。
            　 

                                           图1  系统框图
            　　
LED大屏设计系统由三个主要单元组成：上位机图象/文字编辑与发送部分单元、主控板单元、LED电子屏。系统上位机由一台PC机来控制，主要是编辑、发送图象/文字信息到主控板，而主控板对这些数据进行处理后发送到大屏幕上显示出来。

2     系统硬件设计
            　　
系统硬件设计主要是对主控板的设计，主控板的主要功能包括：数据通讯、数据存储、数据处理、扫描控制等。传统LED大屏设计由作为数据存储器的FLASH ROM和数据处理缓存器的RAM、CPU和可编程逻辑器件FPGA/CPLD、作为数据扫描缓冲区的RAM组成，其结构如图2所示。 


                           图2 传统LED大屏设计主控板结构图
            　　
传统主控板硬件设计需要较多的外围器件（有的设计中还不止一个CPU和CPLD），不仅硬件结构和连线复杂，而且设计成本较高。此外，由于LED大屏幕数据量很大，各个分立存储器之间、单片机与FPGA/CPLD之前数据实时可靠的传输也是一个问题。为解决这些问题，主控板硬件电路的设计选用一片凌阳单片机SPCE061A和一片FPGA cyclone EP1C6，其结构框图如图3所示。 


            　　
2.1 cyclone EP1C6和SPCE061A简介

cyclone EP1C6是Altera推出的一款高性价比FPGA，工作电压3.3V，内核电压1.5V。采用0.13μm工艺技术，全铜SRAM工艺，其密度为5980个逻辑单元，包含20个128×36位的RAM块（M4K模块），总的RAM空间达到92160位。内嵌2个锁相环电路和一个用于连接SDRAM的特定双数据率接口，工作频率高达200MHz[3]。

SPCE061A是凌阳科技推出的一款16位微控制器，内嵌32K字FLASH和2K字SRAM，并集成了ICE仿真电路接口﹑通用I/O端口﹑定时器/计数器﹑中断控制﹑CPU时钟﹑模数转换器A/D﹑DAC输出﹑通用异步串行输入输出接口、串行输入输出接口﹑低电压检测/低电压复位﹑看门狗等功能。CPU最高可工作在49MHz的主频下，较高的处理速度使SPCE061A能够非常容易、快速地处理复杂的数字信号[1]。
            　　
2.2主控板结构及功能